【導(dǎo)讀】在半導(dǎo)體行業(yè)面臨系統(tǒng)復(fù)雜度持續(xù)攀升的背景下，早期架構(gòu)決策的準(zhǔn)確性對(duì)于SoC設(shè)計(jì)成功至關(guān)重要。2026年2月，SmartDV與Mirabilis Design宣布達(dá)成戰(zhàn)略合作，將SmartDV經(jīng)量產(chǎn)驗(yàn)證的硅知識(shí)產(chǎn)權(quán)（IP）與Mirabilis Design的VisualSim?系統(tǒng)級(jí)建模平臺(tái)深度融合，推出SmartDV IP的系統(tǒng)級(jí)模型。這一創(chuàng)新合作旨在幫助系統(tǒng)級(jí)芯片架構(gòu)師和系統(tǒng)設(shè)計(jì)師在寄存器傳輸級(jí)（RTL）開發(fā)啟動(dòng)之前，即可開展精準(zhǔn)、高質(zhì)量的架構(gòu)探索與規(guī)格優(yōu)化工作，標(biāo)志著芯片設(shè)計(jì)流程向前端驗(yàn)證階段邁出了重要一步。
本次合作將SmartDV經(jīng)量產(chǎn)驗(yàn)證的IP，與Mirabilis Design的VisualSim?系統(tǒng)級(jí)建模平臺(tái)相結(jié)合，為客戶提供可反映實(shí)際實(shí)現(xiàn)行為的經(jīng)全面驗(yàn)證的架構(gòu)模型。雙方將攜手解決行業(yè)核心需求：針對(duì)日益復(fù)雜的SoC和多芯片系統(tǒng)實(shí)現(xiàn)更早、更快且更可靠的架構(gòu)性決策。
實(shí)現(xiàn)更快速、更精準(zhǔn)的早期架構(gòu)探索
通過本次合作，SmartDV的IP可以以系統(tǒng)級(jí)模型的形式提供，其功耗和性能均參照SmartDV的RTL設(shè)計(jì)標(biāo)準(zhǔn)進(jìn)行了校驗(yàn)。
與傳統(tǒng)的純RTL評(píng)估不同，系統(tǒng)級(jí)建模支持工程師針對(duì)IP配置參數(shù)、SoC拓?fù)浣Y(jié)構(gòu)、流量模式及資源分配開展快速試驗(yàn)，通過讓工程師洞悉各類架構(gòu)選擇的內(nèi)在要素，從而以數(shù)量級(jí)的效率提升來加速設(shè)計(jì)。
“本次合作使我們的客戶能夠?qū)⒓軜?gòu)驗(yàn)證工作前移至設(shè)計(jì)流程的最初階段，”SmartDV首席執(zhí)行官兼董事總經(jīng)理Deepak Kumar Tala說道。“得益于采用我們的量產(chǎn)級(jí)RTL設(shè)計(jì)來進(jìn)行模型的驗(yàn)證，設(shè)計(jì)師現(xiàn)在可使用這些模型來評(píng)估真實(shí)的系統(tǒng)級(jí)行為，進(jìn)而做出更優(yōu)決策，打造更高質(zhì)量的設(shè)計(jì)?！?/p>
“因?yàn)橄到y(tǒng)復(fù)雜度持續(xù)攀升，就需要在比以往任何時(shí)候都更早的階段開展架構(gòu)決策的驗(yàn)證工作，”Mirabilis Design創(chuàng)始人Deepak Shankar說道?！巴ㄟ^與SmartDV合作，我們正在助力客戶在設(shè)計(jì)實(shí)現(xiàn)啟動(dòng)前，就能精準(zhǔn)且自信地去探索、優(yōu)化并驗(yàn)證基于IP的架構(gòu)?！?/p>
在RTL開發(fā)前就完成SmartDV IP的配置優(yōu)化
本次合作的一個(gè)核心優(yōu)勢(shì)在于，客戶可在RTL集成啟動(dòng)的很早之前，就在架構(gòu)層面完成SmartDV IP的配置優(yōu)化。架構(gòu)師能夠評(píng)估不同配置選擇對(duì)系統(tǒng)性能、功耗效率及可擴(kuò)展性的不同影響，并在決定進(jìn)入實(shí)施前最終鎖定經(jīng)過驗(yàn)證的規(guī)格。
這一早期優(yōu)化舉措提升了設(shè)計(jì)的可預(yù)測(cè)性，降低了后續(xù)開發(fā)風(fēng)險(xiǎn)，并可確保SmartDV的IP能以最高性能去適配目標(biāo)應(yīng)用和系統(tǒng)約束并進(jìn)行部署。
首款產(chǎn)品：SmartDV CXL系統(tǒng)級(jí)模型
本次合作的首款落地產(chǎn)品是SmartDV CXL IP的系統(tǒng)級(jí)模型。
通過使用該模型，架構(gòu)師可將SmartDV的CXL IP集成至完整的SoC或多芯片架構(gòu)中，并開展以下維度的評(píng)估：
·CXL拓?fù)浣Y(jié)構(gòu)和主端與設(shè)備（host–device）間的連接
·帶寬利用率與延遲表現(xiàn)
·內(nèi)存擴(kuò)展與一致性數(shù)據(jù)流
·與中央處理器（CPU）、圖形處理器（GPU）、神經(jīng)網(wǎng)絡(luò)處理器（NPU）、加速器及內(nèi)存子系統(tǒng)的交互
總結(jié)
SmartDV與Mirabilis Design的戰(zhàn)略合作為半導(dǎo)體行業(yè)提供了一種全新的架構(gòu)驗(yàn)證范式，通過將量產(chǎn)級(jí)RTL設(shè)計(jì)的驗(yàn)證標(biāo)準(zhǔn)引入系統(tǒng)級(jí)建模，使客戶能夠在設(shè)計(jì)流程的最初階段完成IP配置優(yōu)化與架構(gòu)決策。首款落地的SmartDV CXL系統(tǒng)級(jí)模型已展現(xiàn)出在拓?fù)湓u(píng)估、性能分析及多芯片系統(tǒng)交互等維度的強(qiáng)大能力。
